设计异步多时钟系统的综合以及描述技巧  文件大小：183 授权方式：免费 软件类别：资料 软件语言：简体中文 运行环境：Win9x/Me/NT/2000 所需点数：机电之家  E-mail 相关链接：开发商主页  程序演示 更新时间：2009-4-28 10:01:00 解压密码： 推荐等级： 下载次数：

下载地址

下载地址1

本资料下载需扣点数：0点, 扣金钱数：0元
相关软件

• FPGA原型设计－－软件最重要！(5)
• 基于LM35温度传感器的温控系统设计(12)
• 70_华硕内部的PCB设计规范(26)
• 54_《振荡电路的设计与应用》(5648)
• 196_手把手教您 Verilog HDL硬件描述语言(3046)

软件简介

设计异步多时钟系统的综合以及描述技巧

Synthesis and Scripting Techniques for Designing Multi-
Asynchronous Clock Designs

ABSTRACT
Designing a pure, one-clock synchronous design is a luxury that few ASIC designers will ever know. Most of the
ASICs that are ever designed are driven by multiple asynchronous clocks and require special data, control-signal
and verification handling to insure the timely completion of a robust working design.
SNUG-2001
San Jose, CA
Voted Best Paper
3rd Place